Vivado

修士２年で研究室を辞めて新しい研究室で２ヶ月で論文投稿した話

研究大学院 FPGA Verilog-HDL PYNQボード Vivado

修士２年の４月に研究室を辞めて新しい研究室に入り、２ヶ月で査読なしの国内学会に６ページの論文を投稿した話です。タイトルはちょっと強烈かもしれませんが、この記事は前の研究室の悪口を書きたいわけではなく、研究室を移動したことでうまく気持ちが切…

FPGA PYNQボード Verilog-HDL Vivado

最近研究室に行ったら友人との話の流れでPYNQボードを貸してもらえることになったので、手始めにハードウェア記述言語であるVerilog-HDLと、統合開発環境であるVivadoを使って自作回路を作った話です。 ※※注意※※ この記事は読んだ人が再現できるように細部の…